

# BEST AVAILABLE COPY

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001077333 A

(43) Date of publication of application: 23,03.01

(51) Int. CI

H01L 27/115

H01L 21/8247

H01L 29/788

H01L 29/792

(21) Application number: 11246206

(22) Date of filing: 31.08.99

(71) Applicant:

TOSHIBA CORP

(72) Inventor:

SHIMIZU KAZUHIRO

TAKEUCHI YUJI

### (54) NONVOLATILE SEMICONDUCTOR MEMORY AND ITS MANUFACTURING METHOD


(57) Abstract

PROBLEM TO BE SOLVED: To obtain a nonvolatile: memory which semiconductor microminiaturization of a memory cell without causing gate-to-gate short circuit failure and deteriorating isolation performance by restraining dispersion of capacitive coupling of a lamination gate.

SOLUTION: An element formation region 3 defined by an elements isolation film 2 is formed in a silicon substrate 1. A charge storage layer 5 is formed in the substrate 1 interposing a tunnel insulation film 4, a control gate 8 is formed interposing a gate insulation film 7 thereon, and a memory cell is constituted in this way. The charge storage layer 5 of a memory cell is subjected to pattern formation to overlap partially ranging from an element formation region 3 to the element isolation film 2. A protection insulation film 11 which protects a surface of the element isolation film 2 is arranged between end parts of the charge storage layer 5 of opposite adjacent memory cells on the

element isolation film 2.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出國公園母母 特開2001 — 77333 (P2001 — 77333A)

(43)公開日 平成13年3月23日(2001.3.23)

(51) Int.Cl.		識別配号		FI		デーマコート*( <b>会場</b> )
HOIL	27/115 21/8247	•	•	H01L 27/10 29/78	. 4.34 371	5 F 0 0 1
	29/788 29/792					5F083
· · .	237132					

海査請求 未請求 請求項の数11 OL (全 16 更)

(21)出售番号

特惠平11-246206

(22) 出頭日

平成11年8月31日(1999.8.31)

(71) 出版人 000003078

株式会社東芝

神奈川県川崎市華区堀川町72番地

(72) 弱明者、清水、和裕

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝模瓦事業所內

(72)発明者 竹内 祐筍

神奈川県横浜市磯子区新杉田町8番地 株

式金拉束芝模灰事集所内

(74)代理人 100092820

**弁理士 伊丹 融** 


是 英页 に 統 <

# (54) 【免明の名称】 不算発性半導体配值装置及びその製造方法

### (57)【要約】 (修正有)

【課題】 積層ゲートの容量カップリングのばらつきを小さく抑え、且つゲート間短絡不良や素子分離性能の劣化をもたらすことなく、メモリセルの微細化を可能とした不揮発性半導体配憶装置を提供する。

【解決手段】 シリコン基板1に、素子分離絶縁膜2により区画された素子形成領域2が形成される。この基板に、トンネル絶縁膜4を介して電荷蓄積層5が形成され、その上のゲート絶縁膜7を介して制御ゲート8が形成されて、メモリセルが構成される。メモリセルの電荷蓄積層5は、素子形成領域3上から素子分離絶縁膜2上に一部重なるようにパターン形成され且つ、素子分離絶縁膜2上で対向する隣接するメモリセルの電荷蓄積層5の端部間に素子分離絶縁膜2の表面を保護する保護絶縁膜11が配置される。



### (2) 關2001-77333 (P2001-77333A)

### 【特許請求の範囲】

【請求項1】 半導体差板と、

この半導体基板に形成された、素子形成領域を区面する ための素子分離絶縁膜と、

前記半導体基板に、第1のゲート絶縁膜を介して形成された第1のゲート及びこの第1のゲート上に第2のゲート絶縁膜を介して形成された第2のゲートを有するメモリセルがアレイ状に配列形成されたメモリセルアレイとを有し、

前記メモリセルの第1のゲートは、前記素子形成領域上 10 から前記素子分離絶縁膜上に一部重なるようにパターン 形成され且つ、その表面が略平坦であることを特徴とする不揮発性半導体記憶装置。

【請求項2.】 前記メモリセルの素子形成領域上の第1 のゲートの膜厚は、周辺回路トランジスタの素子形成領域上のゲートの膜厚より厚いことを特徴とする請求項1 記載の不揮発性半導体記憶装置。

【請求項3】 半導体基板と、

この半導体基板に形成された、素子形成領域を区画するための素子分離絶縁膜と、

前配半導体基板に、第1のゲート絶縁膜を介して形成された第1のゲート及びこの第1のゲート上に第2のゲート ・絶縁膜を介して形成された第2のゲートを有するメモリセルがアレイ状に配列形成されたメモリセルアレイとを有し、

前記メモリセルの第1のゲートは、前記素子形成領域上から前記素子分離絶縁膜上に一部重なるようにパターン形成され且つ、前記第1のゲートに隣接して、前記素子形成領域に挟まれた前記素子分離絶縁膜上に保護絶縁膜が配置されていることを特徴とする不揮発性半導体記憶 30 装置。

【請求項4】 前配第1のゲートの表面は略平坦であることを特徴とする請求項3記載の不揮発性半導体配位装置

【請求項5】 前記第2のゲートは、前記案子分離絶縁 膜を横切る方向に配置される複数のメモリセルにまたがって連続的に前記第1のゲート及び前記保護絶縁膜の上部に第2のゲート絶縁膜を介して配設されていることを 特徴とする請求項3記載の不揮発性半導体記憶装置。

【請求項6】 前記保護絶縁膜の膜厚は、前記素子分離 絶縁膜上の前記第1のゲートの膜厚より薄いことを特徴 とする請求項3記載の不揮発性半導体記憶装置

【請求項7】 前記保護絶縁膜は、前記素子分離絶縁膜上に、前記第2のゲートの長手方向と直交する方向に連続的に配設されている請求項5記載の不遵発性半導体記憶装置

【請求項8】 周辺回路トランジスタの周囲の素子分離 絶縁膜上に前記メモリセルアレイの領域の前記保護絶縁 膜と同時に形成される保護絶縁膜がダミーパターンとし て配置されていることを特徴とする請求項3記載の不揮 50

### 発性半導体記憶装置。

【請求項9】 半導体基板と、

この半導体基板に形成された、所定間隔で一方向に連続する複数の素子形成領域を区画するための素子分離絶縁 膜と、

前記半導体基板に複数のメモリセルがアレイ状に配列形成され、各メモリセルは前記素子形成領域に第1のゲート絶縁膜を介して形成された電荷蓄積層及びこの電荷蓄積層上に第2のゲート絶縁膜を介して前記素子分離絶縁膜を横切る方向に配置される複数のメモリセルにまたがって連続的に配設された制御ゲートを有するメモリセルアレイとを有し、

前記メモリセルの電荷蓄積層は、前記業子形成領域上から前記案子分離絶縁膜上に一部重なるようにバターン形成され且つ、前記電荷蓄積層に隣接して、前記案子形成領域に挟まれた前記案子分離絶縁膜上に前記第2のゲート絶縁膜と制御ゲートにより覆われた保護絶縁膜が配置されていることを特徴とする不揮発性半導体能能衰置。

【簡求項10】 半導体基板に第1のゲート絶縁膜を介 20 して第1のゲート材料膜を堆積する工程と、

前記第1のゲート材料膜上に素子分離のためのマスク材 をパターン形成する工程と、 ※

前記マスク材を用いて前記第1のゲート材料膜及び半導体基板をエッチングして、第1の方向に連続する素子形成領域を第1の方向と直交する第2の方向に所定間隔で 区画するように素子分離溝を形成する工程と、

前記素子分離海に前記マスク村と略同じ面位置になるように素子分離絶縁膜を埋め込む工程と、

前記案子分離絶縁膜上に第1の方向に連続するように素 の 子分離絶縁膜を保護するための保護絶縁膜とゲート埋め 込み用絶縁膜の積層膜をパターン形成する工程と、

前記積層膜をマスクとして前記マスク材をエッチング除 去する工程と、

第2のゲート材料膜を堆積してその表面を研磨することにより、前記積層膜により紫子分離絶縁膜上で分離された、前記第1のゲート材料膜と第2のゲート材料膜の積層構造からなる電荷蓄積層を形成する工程と、

前記案子分離絶縁膜上の前記ゲート分離用絶縁膜を除去した後、前記電荷書積層及び前記保護絶縁膜上に第2のゲート絶縁膜を介して第3のゲート材料膜を堆積する工程と、

前記第3のゲート材料膜、第2のゲート絶縁膜及び電荷 審積層を順次エッチングして、第2の方向に連続する制 御ゲートとこれに自己整合されて第1の方向に分離され た電荷審積層をパターン形成する工程と、を有すること を特徴とする不揮発性半導体記憶装置の製造方法。

【請求項11】 半導体基板をマスク材を用いてエッチングして、第1の方向に連続する素子形成領域を第1の方向と直交する第2の方向に所定間隔で区画するように素子分離溝を形成する工程と、

### (3) 開2001-77333 (P2001~77333A)

前記素子分離薄に前記マスク材と略同じ面位置になるよ うに素子分離絶縁膜を埋め込む工程と、

前記案子分離絶縁膜上に第1の方向に連続するように素 子分離絶縁膜を保護するための保護絶縁膜とゲート埋め ·込み用絶縁膜の積層膜をパターン形成する工程と、

前記積層膜をマスクとして前記マスク材をエッチング除 去する工程と、

前記半導体基板に第1のゲート絶縁膜を介して第1のゲ ート材料膜を堆積してその表面を研磨することにより、 積層を形成する工程と、

前記素子分離絶縁膜上の前記ゲート埋め込み用絶縁膜を 除去した後、前記電荷蓄積層及び前記保護絶縁膜上に第 2のゲート絶疑膜を介して第2のゲート材料膜を堆積す る工程と 

前記第2のゲート材料膜、第2のゲート絶縁膜及び電荷 書積層を順次エッチングして、第2の方向に連続する制・ 御ゲートとこれに自己を合されて第1の方向に分離され た電荷蓄積層をバターン形成する工程と、を有すること を特徴とする不揮発性半導体配修装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、積層ゲート構造 のメモリセルを持つ不揮発性半導体記憶装置とその製造 方法に関する。

[0002]

【従来の技術】電気的にデータ書き換えが可能な不揮発 性半導体メモリ (EEPROM) として、電荷蓄積層と 制御ゲートの積層構造を持つMOSトランジスタ構造の メモリモルを用いたものが知られている。図15はその ようなメモリセルを用いたNOR型EEPROMの平面 図であり、図16(a),(b)はそれぞれ図15のA 一A'及びB-B'断面図である。

【0003】シリコン基板101のメモリセルアレイ領 域には、素子分離絶縁膜102が埋め込まれて、 y方向 に連続する素子形成領域103がx方向に所定間隔で区 画されている。この様に素子分離された基板にトンネル 絶縁膜104を介して電荷蓄積層105が形成され、更 にこの電荷蓄積層105上にゲート間絶縁膜107を介 して制御ゲート108が形成されて、メモリセルが構成 40 されている。電荷蓄積層105は素子分離絶縁膜102 上で分断されて各メモリセル毎に独立する。制御ゲート 108はx方向に連続的に形成されて、複数のメモリセ ルに共通のワード線となる。制御ゲート108と電荷音 積層105は火方向には側端が揃うように自己整合的に パターン形成されている。ぞしてこの制御ゲート108 に自己整合的にn型拡散層6が形成されている。メモリ セルの上は層間絶縁膜109で覆われ、この上にy方向 に走るビット線110が配設される。

【0004】このEEPRPOMのデータ書き換えは、

基板と電荷蓄積層の間に高電界を印可して、電荷蓄積層 と基板の間でトンネル電流を流すことにより、電荷書積 層の蓄積電荷量を変調することにより行われる。メモリ セルのしきい値は、電荷蓄積層内の負電荷が多ければ高 くなり、正電荷が多ければ低くなる。従って、電荷蓄積 層に電子を注入すれば、しきい値の高い状態(これが例 えば書き込み状態)となり、電荷蓄積層から電子を引き 抜けばしきい値の低い状態(例えばデータ消去状態)と なる.

- 前配積層膜により素子分離絶縁膜上で分離された電荷蓄 10 【0005】この様なメモリセルのデータ書き換えにと :って最も重要なパラメータは、電荷蓄積層105と基板 101の間の容量C1と、制御ゲート108と電荷香積 用105の間の容量C2との比C1/C2である。 基板 をO壁位として、制御ゲート108に電圧Vcgを与え たとき、低荷蓄積層105の電圧Vfgは、Vfg=C 12·Vcg/(C1+C2)となる。従って、カップリ ング比K=C2/(C1+C2)=1/(1+(C1/ :C2) )がトンネル絶縁膜104に印加される電圧を決 定するからである。
  - 20 【0006】トンネル電流を発生させるためには、トン ネル絶縁膜に十数MV/cmの高電界を与えることが必 要である。そのためには、電荷著積層と基板の間に、V 1g=10V程度の高電圧がかかる必要がある。電荷菩 積層と制御ゲートは容量結合しているため、制御ゲート ・に与える電圧Vcg=K・Vfgとしては、約20Vの 、高電圧を必要とする。制御ゲートに同じ電圧を印加して も、カップリング比Kが異なれば、トンネル絶縁膜に印 -加される電圧は異なり、メモリセルのしきい値が異なる。 ことになる。これは、メモリセルの書き込み状態でのし きい値分布が広くなるため問題である。従って、カップ リング比Kを均一なものとすることが重要になる。 【0007】従来のメモリセル構造の各部の寸法を図1 7に示し、これを用いて容量比C2/C1を求めると、 次式のようになる。

[8000]

[数1]  $C2/C1 = \{Wa+2(d+Tsti+Win\}\}$ g) } Tox/Wa · Tono ~

Wing=(Wsti-SL)/2

【0009】容量C2は、電荷蓄積層105と制御ゲー ト108の対向面積で決まる。従って、電荷蓄積層の膜 厚のばらつきや、電荷蓄積層105の素子分離領域に張 り出す部分の長さ(いわゆるウイング長)Wingのばら つきが容量C2のばらつきの原因となる。また、電荷蓄 積層105の膜厚は、素子形成領域と素子分離領域の高 さが異なる場合には、図16に示したように不均一にな る可能性が高い。この電荷蓄積層の膜厚の不均一性は電 荷蓄積層の実効的な表面積のばらつきとなる。これも容 量C2のばらつきの原因となる。

【0010】上述のウイング長Wingは、素子分離幅Ws 50 tiと電荷蓄積層の切断幅(いわゆるスリット幅)Sしに

より決まる。EEPROMの大容量化、低コスト化のた めにセルサイズを微細にすると、素子分離幅Wstiやス リット幅SLはメモリセル作製時の最小寸法となること が多い。先に示したメモリセルでは、電荷蓄積層105 のスリット幅Sしは素子分離幅Wstiより狭いので、こ れが最小寸法となる。しかし、素子分離幅は素子形成領 域と共にピット線ピッチを決定しているので、メモリセ ルアレイ面積を小さくするためには素子分離幅Wstiも できる限り小さくすることが望まれる。

【0011】小さい素子分離幅の範囲でそれより小さい 10 スリット幅を実現する方法として、側壁残しの技術を利 用する方法は、本発明者等により既に提案されている (K. Shimizu et. al. '971ED M)。これは、電荷蓄積層上にスリット加工用のマスク 材をパターン形成した後、追加のマスク材を堆積して側 壁残しを行い、狭いスリット幅を得るものである。図1 8及び図19は、その様なメモリセル製造工程を示して いる。

【0012】図18(a)に示すように、シリコン基板 101にゲート絶縁膜104を介してゲート材料膜10 20 5aを堆積し、この上にマスク村201を形成じてゲー ト材料膜105aを素子形成領域に残すようパターン形 成する。そして図18(b)に示すように、マスク材2 01を用いて基板101をエッチングして素子分離溝を 形成し、ここに素子分離絶縁膜102を埋め込む。つい で、図18(c)に示すように、ゲート材料膜105a を再度堆積し、この上の素子分離絶縁膜102上に、ス リット加工用のマスク村202をバターン形成する。

- 【0013】更に、図19(a)に示すように、再度マ スク材203を薄く堆積し、異方性ドライエッチングに 30 よりエッチングしてマスク村203をマスク村202の 側壁のみに残す。これにより、最小加工寸法より小さい スリット加工用窓が形成される。そして、マスク材20 2,203を用いてゲート材料膜105bをエッチング することにより、ゲート材料膜105a, 105bの積 層構造からなる電荷蓄積層105が素子分離絶縁膜10 2上で分離されてパターン形成される。この後、図19 (b)に示すようにゲート間絶縁膜107を介して制御 ゲート108を形成する。制御ゲート108は前述のよ うに、電荷蓄積層105と共にビット線方向の分離加工 40 がなされる。

【0014】ところが上記の方法では、図19(a)の 工程でゲート材料膜105bをエッチングして電荷蓄積 層を分離するスリット加工を行った後、マスク材20 2.203をエッチング除去する工程で、奈子分離絶縁 膜102の表面がエッチングされ、図19(b)に示し たように、電荷蓄積層105のスリット分離部に狭い溝 204が形成される。この素子分離絶縁膜102衰面の 漢204は、制御ゲート108が配設される図19の断 面だけでなく、ビット線方向(図15のy方向に連続的 50

(4) 閉2001-77333 (P2001-77333A)

に形成される。この薄204はきわめて狭いものである ため、ゲート間絶縁膜107及び制御ゲート108の材 料がこの溝204を埋めるように堆積されると、これを パターニングする工程で溝204に沿ってエッチング残 **渣が生じる**。これはゲート知格事故の原因となる。ま た、制御ゲート108の直下の素子分離絶縁膜102の 膜厚が減少するから、素子分離絶縁膜102の膜厚を薄 いものとした場合には、素子分離機能の低下をもたら す。

### [0015]

【発明が解決しようとする課題】以上のように、電荷蓄 積層と制御ゲートの積層構造からなるメモリセルを持つ EEPROMでは、素子の微細化に伴い、電荷蓄積層の 膜厚の不均一や電荷蓄積層を分離するスリット加工幅の ばらつきに起因する容量カップリングのばらつきがデー 夕書き換え性能を低下させるという問題があった。また 電荷蓄積層を分離するために素子分離絶縁膜上で素子分・ 離幅より狭いスリット加工を行った場合、素子分離絶縁 膜の膜波りが生じ、素子分離性能の劣化やゲート残渣に よるゲート間短絡事故が生じるという問題もある。

【0016】この発明は、上記事情を考慮してなされた もので、メモリセルを微細化したときの積層ゲートの容 量カップリングのばらつきを小さく抑えて、優れたデー 夕書き換え性能を発揮するようにした不揮発性半導体記 価装置とその製造方法を提供することを目的とする。こ の発明はまた、電荷蓄積層分離のために素子分離絶縁膜 の膜減りが生じることがなく、従ってゲート間短路不良 や素子分離性能の劣化をもたらすことなく、メモリセル の微細化を可能とした不揮発性半導体記憶装置とその製 造方法を提供することを目的とする。

### [0017]

【課題を解決するための手段】この発明に係る不揮発性 半導体配憶装置は、半導体基板と、この半導体基板に形 成された、素子形成領域を区画するための素子分離絶縁 膜と、前記半導体基板に、第1のゲート絶縁膜を介して 形成された第1のゲート及びこの第1のゲート上に第2 のゲート絶縁膜を介して形成された第2のゲートを有す るメモリセルがアレイ状に配列形成されたメモリセルア レイとを有し、前記メモリセルの第1のゲートは、前記 素子形成領域上から前記素子分離絶縁膜上に一部重なる ようにパターン形成され且つ、その表面が略平坦である ことを特徴とする。

【0018】この発明によると、素子形成領域から業子 分離絶縁膜に一部重なるように形成される、メモリセル の電荷蓄積層(即ち浮遊ゲート)となる第1のゲートの 表面を略平坦にすることより、制御ゲートとなる第2の ゲートと第1のゲートの間の容量カップリングのばらつ きが小さいものとなる。この様なメモリセルの第1のゲ ート表面の平坦性は、メモリセルアレイ領域の素子形成 領域が幅の狭い凹部となり、素子分離絶録膜が凸となる

ように素子分離絶縁膜を微細ピッチで形成することによ り、得られる。即ち、素子形成領域の凹部幅が狭けれ ば、この上にゲート材料膜を所定厚み堆積したときに凹 部を埋めて表面が平坦になるようにすることができる。 このとき、周辺回路領域でのトランジスタ寸法がメモリ セルより大きいとすれば、メモリセルの第1のゲート は、周辺回路トランシスタにおいてメモリセルの第1の ゲートと同時に形成させるゲートより膜厚が大きいもの

【0019】この発明に係る不揮発性半導体配憶装置は 10 また、半導体基板と、この半導体基板に形成された、素 子形成領域を区画するための素子分離絶縁膜と、前配半・ 導体基板に、第1のゲート絶縁膜を介して形成された第 1のゲート及びこの第1のゲート上に第2のゲート絶疑 膜を介して形成された第2のゲートを有するメモリセル がアレイ状に配列形成されたメモリセルアレイとを有 し、前記メモリセルの第1のゲートは、前記素子形成領 域上から前記索子分離絶縁膜上に一部重なるようにパタ ーン形成され且つ、前記第1のゲートに隣接して、前記 索子形成領域に挟まれた前記案子分離絶縁膜上に保護絶 20 **経膜が配置されていることを特徴とする。** 

【002.0】この様に、無子分離絶縁膜上の第1のゲー トの場部間に保護絶録膜を配置することにより、案子分 離絶縁膜の膜減りが防止され、素子分離性能の低下が防 止される。この場合、第1のゲートの表面は略平坦とす。 ることにより、容量カップリングの均一性が向上する。 また、保護絶縁膜は、素子分離絶縁膜上に、第2のゲー トの長手方向と直交する方向に連続的に配設されるもの・ とすれば、隣接するゲート間にまたがって素子分離絶録。 膜上に溝が形成されることがなく、ゲート間短絡事故の 発生を防止することが可能になる。

【0021】この発明に係る不揮発性半導体記憶装置は 更に、半導体基板と、この半導体基板に形成された、所 定間隔で一方向に連続する複数の素子形成領域を区画す るための素子分離絶縁膜と、前記半導体基板に複数のメ モリセルがアレイ状に配列形成され、各メモリセルは前 記案子形成領域に第1のゲート絶縁膜を介して形成され た電荷蓄積層及びこの電荷蓄積層上に第2のゲート絶縁 膜を介して前記素子分離絶縁膜を横切る方向に配置され る複数のメモリセルにまたがって連続的に配設された制 御ゲートを有するメモリセルアレイとを有し、前記メモ リセルの電荷蓄積層は、前記素子形成領域上から前記案 子分離絶縁膜上に一部重なるようにパターン形成され且 つ、前配電荷蓄積層に隣接して、前記素子形成領域に挟 まれた前記素子分離絶縁膜上に前記第2のゲート絶縁膜 と制御ゲートにより覆われた保護絶縁膜が配置されてい ることを特徴とする.

【0022】この発明に係る不揮発性半導体記憶装置の 製造方法は、半導体基板に第1のゲート絶縁膜を介して 第1のゲート材料膜を堆積する工程と、前記第1のゲー

ト材料膜上に素子分離のためのマスク材をバターン形成 する工程と、前記マスク材を用いて前記第1のゲート材 料膜及び半導体基板をエッチングして、第1の方向に連 続する複数の素子形成領域を第1の方向と直交する第2 の方向に所定間隔で区画するように素子分離溝を形成す る工程と、前記案子分離溝に前記マスク材と略同じ面位 置になるように素子分離絶縁膜を埋め込む工程と、前記 素子分離絶縁膜上に第1の方向に連続するように素子分 離絶縁膜を保護するための保護絶縁膜とゲート埋め込み 用絶縁膜の積層膜をパターン形成する工程と、前配積層 膜をマスクとして前記マスク材をエッチング除去する工 程と、第2のゲート材料膜を堆積してその表面を研磨す ることにより、前記積層膜により素子分離絶縁膜上で分 離された。前記第1のゲート材料膜と第2のゲート材料 膜の積層構造からなる電荷蓄積層を形成する工程と、前 記案子分離絶縁膜上の前記ゲート分離用絶縁膜を除去し た後、前記電荷書積層及び前記保護絶縁膜上に第2のゲ 一ト絶縁膜を介して第3のゲート材料膜を堆積する工程 と、前記第3のゲート材料膜、第2のゲート絶縁膜及び 電荷書積層を順次エッチングして、第2の方向に連続す る制御ゲートとこれに自己整合されて第1の方向に分離 された電荷蓄積層をパターン形成する工程と、を有する。 ことを特徴とする。

【0023】この発明に係る不揮発性半導体記憶装置の 製造方法はまた、半導体基板をマスク材を用いてエッチ ングして、第1の方向に連続する素子形成領域を第1の 方向と直交する第2の方向に所定間隔で区面するように 素子分離溝を形成する工程と、前配素子分離溝に前記マ スク材と略同じ面位置になるように素子分離絶縁膜を埋 め込む工程と、前記素子分離絶縁膜上に第1の方向に連 続するように素子分離絶疑膜を保護するための保護絶縁 膜とゲート埋め込み用絶縁膜の積層膜をバターン形成す る工程と、前記積層膜をマスクとして前記マスク材をエ ッチング除去する工程と、前記半導体基板に第1のゲー **ト絶緑膜を介して第1のゲート材料膜を堆積してその表** 面を研磨することにより、前記積層膜により素子分離絶 緑膜上で分離された電荷蓄積層を形成する工程と、前記 素子分離絶縁膜上の前記ゲート埋め込み用絶縁膜を除去 した後、前配電荷香積層及び前記保護絶縁膜上に第2の ゲート絶縁膜を介して第2のゲート材料膜を堆積する工 程と、前記第2のゲート材料膜、第2のゲート絶縁膜及 び電荷蓄積層を順次エッチングして、第2の方向に連続 する制御ゲートとこれに自己整合されて第1の方向に分 離された電荷蓄積層をバターン形成する工程と、を有す ることを特徴とする。

【0024】この発明における記憶装置の各部に用いら れる構造、材料等は次の通りである。

①素子分離絶縁膜は、半導体基板に溝を加工してこの溝 に埋め込む方法により形成される。素子分離絶縁膜は内 50 部が全体にわたって絶縁膜であることは必ずしも必要で 9

はない。例えば半導体基板に加工された溝に絶縁膜を介して多結晶シリコン等の半導体を埋め込みその表面を絶縁膜で覆った状態でもよい。また素子分離絶縁膜は、選択酸化法(LOCOS)法により形成することもできる

②素子形成領域は、素子分離絶縁膜により区画された活性層領域である。

の第1のゲート絶縁膜はトンネル絶縁膜である。トンネル絶縁膜は、好ましくは無酸化により形成されるシリコン酸化膜、或いは無窒化や堆積法により形成されるシリコン窒化膜、又はこれらの積層膜(例えば、ONO膜)である。またトンネル絶縁膜は、シリコン窒化酸化膜であってもよい。

【0025】 ②第1のゲートは電荷蓄積層、言い換えれば浮遊ゲートである。第1のゲートは、不純物ドーピングにより電気伝導度を高いものとした多結晶シリコン或いは非晶質シリコンである。

⑤第2のゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜或いは、シリコン酸化壁化膜、シリコン酸化膜とシリコン窒化膜の積層膜(例えば○NO膜)である。⑥第2のゲートは削御ゲートである。第2のゲートは、

不純物ドーピングにより電気伝導度を高いものとした多 結晶シリコン或いは非晶質シリコンの他、タングステン (W) 等の高融点金属のシリサイド、シリサイドとシリ コンの積層膜、シリコンの上にチタン (Ti)を堆積し てこれらを化学的に反応させたサリサイド、アルミニウ ム等の金属が用いられる。

の素子分離絶縁膜上に配置される保護用絶縁膜は、素子分離絶縁膜とは異種の絶縁膜、含い換えれば素子分離絶縁膜とエッチング特性の異なる絶縁膜であることが必要 30 である。例えば、素子分離絶縁膜がシリコン酸化膜の場合に、保護絶縁膜としてはシリコン蛭化膜等が用いられる。

### [0026]

【発明の実施の形態】以下、図面を参照して、この発明の実施の形態を説明する。

[実施の形態1]図1は、実施の形態1によるEEPR OMの要部断面構造を示している。図1(a)はメモリセル部のワード線(WL)方向(メモリセルのチャネル幅方向)の断面図、図1(b)は同じくビット線(BL)方向(メモリセルのチャネル長方向)の断面図である。また図1(c)は周辺回路トランジスタの断面構造を示している。

【0027】p型シリコン基板1には、例えばSTI技術により系子分離絶縁膜2が埋め込まれて素子形成領域3が区画されている。メモリセルアレイ領域では、案子形成領域に第1のゲート絶縁膜であるトンネル絶縁膜4を介して第1のゲート材料膜5aと第2のゲート材料膜5bの積層膜により作られた、電荷蓄積層としての第1のゲート(浮遊ゲート)5が形成されている。浮遊ゲー50

トラの上には第2のゲート絶縁膜7を介して第3のゲート材料膜による第2のゲート(制御ゲート) 8が形成されている。制御ゲート8は、図1(a)の面内で連続的にパターン形成されて、これがワード線となる。制御ゲート8に自己整合的にソース、ドレインとなる n・型拡 散層6が形成されている。

【0028】メモリセルの浮遊ゲートラを構成する第2のゲート材料膜5bは、素子分離絶縁膜2に挟まれて凹部をなす素子形成領域3から一部素子分離絶縁膜2に重10なるようにパターン形成されているが、図1(a)に示すように、浮遊ゲート5の上面は全体にわたって略平坦である。このような浮遊ゲート5の表面の平坦化は、積極的な平坦化処理を行わなくても、素子分離絶縁膜2により挟まれた素子形成領域3の幅が狭く、この幅と同じ程度か或いはそれ以上の浮遊ゲート5の堆積膜厚を選択することにより可能である。

【0029】一方、周辺回路トランジスタは、メモリセ ルに比べると一般に寸法が大きい。従って図1(c)に 示すように、メモリセルアレイ部と浮遊ゲートラと同じ 材料を用いて形成される第1のゲート5 の上面には、 素子分離絶縁膜2と素子形成領域3の間の段差が反映し たものとなる。このとき、メモリセルの衆子形成領域3 上の浮遊ゲート5の膜厚は、a+bとなる。即ち、素子 分離絶縁膜2上での膜厚aに対して素子分離絶縁膜2と 素子形成領域2の間の段差分bを加えたものとなる。— 方、周辺回路トランジスタの素子形成領域3上の第1の ゲート5"の膜厚はdとなる。従ってメモリセルの素子 形成領域上の浮遊ゲートラの膜厚a+bは、周辺回路ト ランジスタの素子形成領域上のゲート5'の膜厚はより も大きい。なお周辺回路トランジスタでは、第1のゲー ト5'と第2のゲート8'(メモリセルの制御ゲート8 と同じ材料)とは適当な位置で短絡してゲート電極とし て用いられる。

【0030】メモリセルの浮遊ゲート5の上面は上述のように、素子形成領域幅が狭く、これに対してゲート材料膜の堆積膜厚がある程度以上厚い場合に略平坦になる。そしてこの様に浮遊ゲート5の表面が上述のように平坦であると、浮遊ゲート5と制御ゲート8の間の容量カップリングのばらつきが少なくなり、複数のメモリセル間で特性が揃ったものとなる。従ってデータ書き換え性能の優れた、具体的にはデータ書き込み状態や消去状態でのしきい値の分布が小さいEEPROMが実現できる。

【0031】 [実施の形態2] 図2は、実施の形態2によるNOR型EEPROMのメモリセルアレイ領域の平面図である。図3A、図3B及び図3Cはそれぞれ、図2のA-A'、B-B'及びC-C'断面を示している。なおこれらの図で、図1と対応する部分には図1と同一符号を付している。

50 【0032】p型シリコン芸板1は、図2のx方向(ワ

(7) 開2001-77333 (P2001-77333A)

ード録方向) に等間隔で形成された素子分離絶縁膜2に より、x方向とは直交するy方向(ビット線方向)に細 長い素子形成領域3が複数本に区画されている。この素 子形成領域3にトンネル絶縁膜4を介して電荷蓄積層 (浮遊ゲート) 5が形成され、浮遊ゲート5上にゲート 間絶縁膜7を介して制御ゲート8が形成されている。浮 遊ゲート5は各メモリセル毎に独立に形成され、制御ゲ ート8はx方向に連続的に形成されてワード線WLとな る。

【0033】浮遊ゲート5は、先の実施の形態と同様 に、第1のゲート材料膜5aと第2のゲート材料膜5b の積層構造であり、その表面は略平坦に形成されてい る。制御ゲート8と浮遊ゲート5は、メ方向の傾端部が 自己整合的に形成されている。この積層ゲートをマスク としてイオン注入を行うことにより、メモリセルのソー ス、ドレインとなるn+型拡散層6が形成されている。 メモリセルが形成された面は層面絶縁膜9により覆わり れ、この上にビット級(BL)10がy方向に連続的に 配設されている。 

《【0034】浮遊ゲート5は、栗子形成領域3から一部 20 チングにより栗子分離絶縁膜2上で図2のッ方向に連続 森子分離絶縁膜2上に重なって形成され、図3(a)の。 断面に示すように、×方向について素子分離絶縁膜2上 でスリット状に切断されて、個々のメモリセル毎に分離 されている。そして、素子分離絶縁膜2上のx方向に隣. 接して対向する浮遊ゲート5の端部面には、この端部に 自己整合された状態で素子分離絶縁膜2の膜減りを防止 するための保護絶縁膜1.1が配置されている。実際には、 後に説明するように、保護絶縁膜11に整合される形で、 浮遊ゲート5の第2のゲート材料膜5bがダマシーン法 ・により埋め込み形成されて、\*方向に保護絶録膜11に、30 膜22により分離された状態で第2のゲート材料膜5b より切断される。保護絶縁膜11は、図2に示すよう に、素子分離絶縁膜2上をy方向に連続的に配設され、 浮遊ゲート5及び制御ゲート8がない領域にも配設され ている.

【0035】保護絶縁膜11は、業子分離絶縁膜2とは、 異種絶縁膜であることが必要である。例えば、素子分離 絶縁膜2がシリコン酸化膜を主体とする場合には、保護 絶縁膜11にはシリコン窒化膜を主体とする絶縁膜が用 いられる。また保護絶縁膜11の膜厚は、浮遊ゲート5 の膜厚(より具体的には、第2のゲート材料膜56の膜 40 厚〉より薄いものとする。

【0036】次にこの実施の形態によるEEPROMセ ルアレイの製造工程を、それぞれ図3A~図3Cに対応 する工程断面を示した図4A~図4Cから図10A~図 10図10Cを参照して説明する。図4A~図4Cに示 すように、ロ型シリコン基板1に熱酸化等によりトンネ ル絶縁膜4を形成した後、第1のゲート材料膜5aを堆 積し、この上にマスク材21をパターン形成する。第1 のゲート材料膜5aは例えば多結晶シリコン膜である。 マスク材21は素子形成領域を覆うようにパターン形成 50 された、例えばシリコン量化膜である。このマスク材2 1を用いて第1のゲート材料膜5a、更に基板1をRI Eによりエッチングして素子分離領域に溝20を形成す **گ**. ٔ

【0037】そして、図5A~図5Cに示すように、基 板1に形成された溝20にシリコン酸化膜からなる素子 分離絶縁膜2を、表面が平坦になるように埋め込む。こ の表面の平坦化には例えば、清深さ以上にシリコン酸化 膜を厚く堆積し、これに対してシリコン窒化膜からなる 10:マスク村21をストッパとしてCMP処理を行えばよ 13.

【0038】次に、図6A~図6Cに示すように、素子 "分離されて平坦化された基板に素子分離絶縁膜2の保護 のための保護絶縁膜11を堆積し、更に浮遊ゲートをダ マシーン法で埋め込み形成するためのゲート埋め込み用 絶縁膜2.2を堆積する。具体的に保護絶縁膜1.1はシリ コン窒化膜であり、ゲート埋め込み用絶縁膜22はTE OS酸化膜である。その後図7A~図7Cに示すよう。 に、ゲート埋め込み用絶縁膜22をリングラフィとエッ するマスクパターンとして形成する。そして、このゲー ト埋め込み用絶縁膜22をマスクとして保護絶縁膜11 をエッチングし、更に素子形成領域3の上方にあるマス ク村21をエッチング除去する。

【0039】その後、全面に第2のゲート材料膜56と して多結晶シリコン膜を厚く堆積し、これをゲート埋め 込み用絶縁膜22をストッパとするCMP処理により平 坦化する。これにより、図8A~図8Cに示すように、 ×方向には素子分離絶縁膜2上でゲート埋め込み用絶縁 が埋め込まれる。その後、ゲート埋め込み用絶縁膜22 はフッ酸等のウェットエッチングにより除去する。この ときシリコン窒化膜からなる保験絶縁膜11はエッチン グされず、素子分離絶縁膜2上に残存する. 即ち、第1 のゲート材料膜5~と第2のゲート材料膜5 6の積層膜 は、素子分離絶縁膜2を挟んで隣接するメモリセルの間 が素子分離絶縁膜上で分離され且つ、その分離部の素子 分離絶録膜2は保護絶縁膜11で覆われている状態とな

【0040】この実施の形態の場合、ゲート埋め込み用 絶縁膜22は、上述のように浮遊ゲート5の形成後除去 するが、保護絶縁膜11はそのまま栞子分離絶縁膜2上 に残している。この後、図9A~図9Cに示すように、 全面に第2のゲート絶縁膜7としてONO膜を形成し、 その上に第3のゲート材料膜8aを堆積する。第3のゲ ート材料膜8 aは多結晶シリコン膜、多結晶シリコン膜 と金属膜の積層膜、金属シリサイド膜、サリサイド膜等 である。その後第3のゲート材料膜8 aをエッチングし て、図10A~図10Cに示すように、×方向に連続す るワード線WLとなる制御ゲート8としてパターン形成

の場合、多結晶シリコンである。このマスク村31を用

### 13

される。同時にその下の浮遊ゲート5も制御ゲート8と 自己を合的にパターン形成される。浮遊ゲートラの上面 の位置は、素子分離絶縁膜2上の保護絶縁膜11の上面 の位置より高い。従って制御ゲート8は、浮遊ゲート5 の上面のみならず、側面にも第2のゲート絶縁膜7を介 して形成される。

【0041】その後、イオン注入により図3A~図3C に示すように、拡散層6を形成する。そして、層間絶縁 膜9を堆積し、コンタクト孔を開けてピット線10を配 設する、以上のようにこの実施の形態によれば、各浮遊 ゲート5の素子分離絶縁膜2上での分離は、ゲート材料 膜のエッチングではなく、ダマシーン法によるゲート材 料膜の埋め込みにより行っている。従って従来のように **素子分離絶縁膜上でゲート材料膜のスリット加工を行う** 場合のような溝が素子分離絶縁膜に形成されることはな い、これにより、制御ゲート間の短絡不良が抑制され る。また、図7A~図7Cに示す、素子分離溝加工に用 いられたマスク材21を除去する工程では、保暖絶縁膜 11とマスク村22により素子分離絶縁膜2が保護され ていて、素子分離絶縁膜2の膜減りは防止される。更 に、図10A~図10Cに示す刷御ゲート8と浮遊ゲー トラのパターニング工程でも、ONO膜からなるゲート 絶縁膜7のエッチング工程が入るが、このときも図10 Cから明らかなように素子分離絶縁膜2の表面は保護絶 縁膜 1℃1.により保護されており、<del>茶子分離絶縁</del>膜2の膜 減りが防止される。

【0042】なお、上の実施の形態では素子分離絶疑膜 2上の保護絶縁膜11は、最後まで除去せずに残した が、図5(b)の状態でゲート埋め込み用絶縁膜22を い。この場合、制御ゲート8及び浮遊ゲート5のパター ン加工の工程、特にゲート絶縁膜7をエッチングする工 程で業子分離絶縁膜2の膜減りが生じる。しかし、ゲー ト材料膜堆積前に素子分離絶縁膜上に溝が加工される従 来法と異なり、少なくともゲート材料膜堆積時に素子分 離絶緑膜2に溝が形成されることはないから、 制御ゲー ト間の知絡事故防止の効果は得られる。

【0043】[実施の形態3]図11(a),(b)は 実施の形態3によるEEPROMセルアレイの断面構造 を、図3A、図3Bに対応させて示している。この実施 40 の形態では、素子分離工程の条件と、ゲート形成工程が 先の実施の形態と異なり、素子形成領域3の上端部コー ナーには丸め処理がなされている。しかし、基本的な精 造は先の実施の形態と同様であり、平面図は図2と変わ らない。

【0044】具体的にこの実施の形態の製造工程を、図 12及び図13を参照して、次に説明する。図12 (a) に示すように、p型シリコン基板1の表面に犠牲 酸化膜4 aを介して、素子分離加工のためのマスク材3. 1をパターン形成する。マスク材31はこの実施の形態 50 にも第2のゲート絶縁膜7を介して形成される。

# (8) 開2001-77333 (P2001-77333A)

いて基板をRIEによりエッチングして、素子分離溝2 Oを形成する。次に、熱酸化を行うことにより、素子分 離溝20の露出面に酸化膜を形成すると同時に、素子形 成領域3の上部にはバーズビーク酸化膜を食い込ませ、 丸め処理を行う。この後、図12(b)に示すように、 素子分離絶縁膜2としてシリコン酸化膜を先の実施の形 態と同様にして平坦に埋め込む、この表面の平坦化には 例えば、溝深さ以上にシリコン酸化膜を厚く堆積し、こ 10 れに対して多結晶シリコン膜からなるマスク材31をス トッパとしてCMP処理を行えばよい。 【0045】次に、図12(c)に示すように、素子分 離されて平坦化された基板に素子分離絶縁膜2の保護の ための保護絶縁膜11を堆積し、更に浮遊ゲートを分離 形成するためのゲート埋め込み用絶縁膜32を堆積す: る。具体的に保護絶縁膜11はシリコン窒化膜であり、 ゲート埋め込み用絶縁膜32はTEOS酸化膜である。 その後図13(a)に示すように、ゲート埋め込み用絶 **録膜32をリソグラフィとエッチングにより業子分離絶 経膜2上で図2のy方向に連続するマスクパターンとし、** て形成する。そして、このゲート埋め込み用絶縁膜3.2 をマスクとして保護絶縁膜1.1をエッチングし、更に素 子形成領域にあるマスク村31をエッチング除去する。 【0046】その後、全面に第1のゲート材料膜として 多結晶シリコン膜を厚く堆積し、これをゲート埋め込み 用絶縁膜32をストッパとするCMP処理により平坦化 する。これにより、図13(b)に示すように、x方向 には素子分離絶縁膜2上でゲート埋め込み用絶縁膜32 により分離された状態で浮遊ゲートラがパターン形成さ 除去した後、続いて保護絶縁膜11まで除去してもよ - 30 れる。その後、ゲート埋め込み用絶縁膜32はフッ酸等 のウェットエッチングにより除去する。この結果、浮遊

> 【0047】ゲート埋め込み用絶縁膜32は、上述のよ うに浮遊ゲート5の形成後除去するが、保護絶録膜11 はそのまま素子分離絶縁膜2上に残している。この後、 図13(c)に示すように、第2のゲート絶縁膜7とし てONO膜を介して、第2のゲート材料膜を堆積して制 御ゲート8を形成する、この第2のゲート材料膜は多結 晶シリコン膜、多結晶シリコン膜と金属膜の積層膜、金 属シリサイド膜、サリサイド膜等である。制御ゲート8 は、図2或いは図3日に示すように、×方向に連続する ワード線Wしとしてパターン形成され、同時にその下の 浮遊ゲート5も制御ゲート8と自己整合的にパターン形 成される。浮遊ゲートラの上面の位置は、素子分離絶縁 膜2上の保護絶縁膜11の上面の位置より高い。従って 制御ゲート8は、浮遊ゲート5の上面のみならず、側面

> > The same of the sa

ゲート5は、素子分離絶縁膜を挟んで隣接するメモリモ

ルの間で素子分離絶縁膜2上で分離され、その浮遊ゲー

ト5の分離部に保護絶縁膜11が配置された状態にな

る..

(9) 開2001-77333 (P2001-77333A)

15

【0048】この実施の形態では、素子分離後に第1の ゲート絶縁膜4を介して浮遊ゲート5を形成している が、素子分離絶縁膜2上に配置した保護絶縁膜11によ りマスク材剥離の工程で素子分離絶縁膜2の膜減りが防 止され、積層ゲート構造の形成工程で素子分離絶縁膜2 の膜減りが防止されることは、先の実施の形態と同様で

【0049】 [実施の形態4]上記実施の形態2,3に おいては、メモリセルアレイ領域のみ説明したが、メモ リセルアレイと同時に形成される周辺回路については好 10 ましくは、図14に示すような構造を用いる。図14 (a) (b) はそれぞれ一つの周辺回路トランジスタQ 及びその周辺の平面図とそのC-C'断面図である。即 ち、メモリセルアレイ領域の素子分離絶縁膜2上に形成 した保護絶縁膜11と同じ保護絶縁膜11を周辺回路ト ランジスタQの周囲の素子分離絶縁膜2上にダミーパタ ーンとして、例えば周期パターンをもって形成する。 【0050】周辺回路トランジスタQのゲートは、メモ リセルアレイ領域と同様に、ゲート絶縁膜を介して重ね られ、適当な位置で知路される第1のゲート5'と第2 のゲート85の積層構造として構成される。この場合第 1のゲート5'は、実施の形態2、3で説明したように ダマシーン法による平坦化埋め込みが行われる。CMP 処理による平坦化工程では、埋め込むスペースが広い箇 所では研磨が速く進行し、均一な平坦化ができなくなる

【0051】この発明は上記実施の形態に限られない。 例えば実施の形態では、NOR型EEPROMを説明し たが、電荷蓄積層と制御ゲートの積層ゲート構造の不揮 発性メモリセルを持つ、NAND型、AND型、DIN OR型等。他のEEPROMにも同様にこの発明を適用 することが可能である。

ことが知られている。 図14のようにトランシスタたQ

の周囲に保護絶縁膜11をグミーパターンとして形成し ておくと、メモリセルの浮遊ゲートラと同時に形成され

るゲートラーの材料膜を研磨して埋め込む工程におい

て、保護絶縁膜11がストッパとなり、均一性のよい平

### [0052]

坦化が可能になる。

【発明の効果】以上述べたようにこの発明によれば、浮 遊ゲート表面を平坦にして、メモリセルを微細化したと 40 きの容量カップリングのばらつきを小さく抑えて、優れ・ たデータ書き換え性能を発揮するようにしたEEPRO Mを得ることができる。また、メモリセル間の森子分離 絶縁膜上に保護絶縁膜を配置することにより、電荷蓄積 層分離のために素子分離絶縁膜の膜減りやゲート間短絡 不良を防止してメモリセルの微細化を図ったEEPRO Mを得ることができる。

### 【図面の簡単な説明】

【図1】この発明の実施の形態1によるEEPROMの

図である。

【図2】この発明の実施の形態2によるEEPROMの メモリセルアレイの平面図である。

【図3A】図2のA-A、断面図である。

【図3B】図2のB-B'断面図である。

[図3C] 図2のC-C' 断面図である。

【図4A】同実施の形態2の素子分離溝加工工程を示す。 A-A'断面図である。

【図4B】同素子分離溝加工工程を示すB-B、断面図 である.

【図4C】同業子分離溝加工工程を示すC-C 断面図・ である。

【図5A】同実施の形態2の素子分離絶縁膜埋め込み工 程を示すAーA'断面図である。

【図58】同素子分離絶縁膜埋め込み工程を示すB-B 断面図である。

【図5C】同氣子分離絶縁膜埋め込み工程を示すCー C'断面図である。

【図6A】同実施の形態2の保護絶縁膜形成工程を示す A-A 断面図である。

【図68】同保護絶縁膜形成工程を示す8-8、断面図 である.

【図60】同保護絶縁膜形成工程を示す ローロ 断面図 である。 ī. ;

【図7A】 同実施の形配2の保護絶縁膜バターン形成工 程を示すA-A'断面図である。

【図7B】同保護絶縁膜パターン形成工程を示すBー B'断面図である。

【図7C】間保護絶縁膜パターン形成工程を示すCー C'断面図である。

【図8A】同実施の形態2の第2のゲート材料膜の形成 工程を示すA-A'断面図である。

【図88】 同第2のゲート材料膜の形成工程を示す8-B'断面図である。

【図8C】同第2のゲート材料膜の形成工程を示すC-C'断面図である。

【図9Ai】同実施の形態2の第3のゲート材料膜形成工 程を示すA-A:断面図である。

【図9B】同第3のゲート材料膜形成工程を示すB-B' 断面図である。

【図9C】同第3のゲート材料膜形成工程を示すCー C'断面図である。

【図10A】同実施の形態2のゲート電極パターニング 工程を示すA-A'断面図である。

【図108】同ゲート電極パターニング工程を示すB-B'断面図である。

【図10C】同ゲート電極バターニング工程を示すCー C'断面図である。

【図11】この発明の実施の形態3によるEEPROM メモリセル及び周辺回路トランジスタの断面構造を示す 50 のメモリセルアレイの図3A, Bに対応する断面図であ

(10) 第2001-77333 (P2001-77333A) 18

17

。 【図12】同実施の形態3のメモリセルの製造工程を示す断面図である。

【図13】同実施の形態3のメモリセルの製造工程を示す断面図である。

【図14】この発明の実施の形態4によるEEPROMの周辺回路トランジスタ領域の構成を示す平面図と断面図である。

【図15】従来のEEPROMのメモリセルアレイの平 面図である。

【図16】図15のA-A、及びB-B、断面図である

【図17】従来のメモリセル構造の各部寸法を示す図で


ある.


【図18】従来のメモリセルの製造工程を示す断面図で ある

【図19】従来のメモリセルの製造工程を示す断面図である。


### 【符号の説明】

1…p型シリコン基板、2…素子分離絶緑膜、素子形成 領域、4…ゲート絶縁膜、5…第1のゲート(電化蓄積 層、浮遊ゲート)、6…n型拡散層、7…ゲート絶縁 10 膜、8…第2のゲート(制御ゲート)、9…層間絶縁 膜、10…ピット線、11…保護絶縁膜、21…マスク 材、20…溝、22,32…ゲート埋め込み用絶縁膜、 31…マスク材。







### [图2]




[図3C]




# (11) 用2001-77333 (P2001-77333A)





# (12) 第2001-77333 (P2001-77333A)




(13:)-閉2001-77333·(P2001-77333A)









### (14) 隔2001-77333 (P2001-77333A)




### (15) 第2001-77333 (P2001-77333A).





# (16) 第2001-77333 (P2001-77333A)



#### フロントページの銃き

F ターム(参考) 5F001 AA01 AB08 AB09 AD53 AD60 AG12 AG22 AG40 5F083 EP02 EP22 EP23 EP76 EP78 EP79 ER21 JA04 KA05 NA01 PR36 PR38 PR40

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.